トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0399
774ワット発電中さん
05/01/31 23:30:28
ID:v+oceb8s
casexで書いたからって回路規模に影響するとしたら、
単に合成がタコなだけでしょ?
ま、現実にタコが多いかどうかは別として。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています