トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0392
774ワット発電中さん
05/01/30 23:15:47
ID:2VCaMn24
verilogでの記述するときって、casexって使わない方がいいの？
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています