【Verilog】記述言語で論理設計 Project2【VHDL】
■ このスレッドは過去ログ倉庫に格納されています
0363774ワット発電中さん
05/01/22 14:31:24ID:73iPkCQmパチンコ・パチスロは対策しても出来ない部分もあるので、ノイズがパターンに載ります。
ケースが透明プラでシールド機能は一切使えない。基板の直近に金属レールに乗っかったパチンコ玉やメダルが
静電気を巻き散らかしながら何千個・何万個と流れる。
基板のグランドとつながるべき大地アースはまったく期待できない。
フィルターで予測できる周波数を超えている場合が多い。(電波暗室で実験しているのは50,144,430,1200の4バンドで
しかもFMのみ。800,900,1500もないです。KWクラスを照射しますが、実際の現場でエラーが発生することもままありました。)
ボード間通信は光にできません。(規則による)
リセットは非同期で受付ますが内部のシーケンサ通して同期化します。P業界ではこれが標準のようです。
■ このスレッドは過去ログ倉庫に格納されています