トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0357
774ワット発電中さん
05/01/22 13:11:26
ID:UEfC1epQ
オープンドレインで設計しても、ちゃんとインピーダンス設計すれば
そうそうノイズ乗らないよ。
それでもノイズが載る環境ならボード間配線に光ファイバ使いなされ。
デジタル回路なのにロジック設計でノイズ対策するって
SECDEDとかの符号処理訂正で対策するってならわかるけど
ここのスレの話はレベル低すぎるよ。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています