トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0349
774ワット発電中さん
05/01/22 11:45:04
ID:UEfC1epQ
外部バスにノイズが乗らないようにするのが普通ですよ
FFで受けて同期化したからってノイズの悪影響を逃れらなれないでしょ
またクロック動いてないとリセットできないって困る場面は多いと思う
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています