トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0339
774ワット発電中さん
05/01/22 07:33:43
ID:73iPkCQm
>>327
外部入力のリセットラインを内部で同期化・分配させるリセットモジュール作るのは半ば常識だと思っていましたが
そうでない人もいるのでしょうか?
専用IC使わなくても、内部の数百ゲートレベルで対応しちゃえばいいのにと思いますが
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています