トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0332
774ワット発電中さん
05/01/21 23:02:47
ID:j/PPnuhm
>LSI内部の信号なんて
>みれないし、そんなこと確かめているより、すなおに推奨に従うほうが賢いっていうのが
その理屈だと、人間の目で見れないものはなにひとつ確証無く作ることになるのか。
おまえ、技術者?
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています