トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0326
774ワット発電中さん
05/01/21 11:33:24
ID:H2APxnAC
同期リセット屋はどんな理由でどういう回路に同期リセット使うのか、
静電気厨しか具体的なレスないけどw
同期設計だからリセットも同期リセットを使う、って程度の理由?
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています