トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0324
774ワット発電中さん
05/01/21 02:20:40
ID:R+fn+0iK
このスレ見てると、ASIC設計って世間ではすでに電気屋の仕事じゃな
くなってるみたいだね。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています