1001コメント354KB

【Verilog】記述言語で論理設計 Project2【VHDL】

■ このスレッドは過去ログ倉庫に格納されています

0307774ワット発電中さん

05/01/20 02:29:47ID:Pi4Q19ja

FPGAやってる学生です。
非同期リセット使って回路の初期状態与えてるんですけど、
問題あるんですかね？

■ このスレッドは過去ログ倉庫に格納されています