【Verilog】記述言語で論理設計 Project2【VHDL】
■ このスレッドは過去ログ倉庫に格納されています
0262いつでもどこでも名無しさん
05/01/17 10:57:35ID:GFuo8TXkクロック停止状態でも初期化できるように
初期化必要なFFには非同期リセット使うのが普通。
同期リセットだけで非同期リセットできない回路なんて
スキャンテストの時にいい迷惑。
スタセルには非同期セット/リセット付きセルが用意されてるし、
同期リセットを使う方が余計なロジック増えますよ。
ここにはFPGA屋と学生しかいないの?ASIC屋はいないのか?
■ このスレッドは過去ログ倉庫に格納されています