トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0251
774ワット発電中さん
05/01/16 23:52:33
ID:5DrLSNTn
FFのリセットは非同期が普通?
どこの 世界の普通?
クロックない 石なんて今更 どこにあんの?
お前 不安定な初期状態の一般にいわれる Q、Q^
測定した事ある?
学生か
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています