1001コメント354KB

【Verilog】記述言語で論理設計 Project2【VHDL】

■ このスレッドは過去ログ倉庫に格納されています

0245774ワット発電中さん

05/01/15 16:46:33ID:/u3r+DO2

VHDLのentityで定義するbufferの意味がわかりません・・・。
どなたか教えてください

■ このスレッドは過去ログ倉庫に格納されています