【Verilog】記述言語で論理設計 Project2【VHDL】
■ このスレッドは過去ログ倉庫に格納されています
0001792= ◆YMO/ALTERA
04/09/03 12:21ID:p+kby74r安価で入手できるようになってきました。
このスレが目に入ったおまえ! HDLで何か作って遊んでみませんか。
日曜工作のHDL書き、学生さん、プロの方、カキコお待ちしております。
関連情報は >>2-10 あたり。
前スレ
【Verilog】プログラムで作る回路 Project1【VHDL】
http://science3.2ch.net/test/read.cgi/denki/1072330555/l50
0233774ワット発電中さん
05/01/14 01:20:36ID:uyX49uIJZ とかでいいんじゃん 紛らわしいし
あんま怒んな
ｱｳﾄﾛ行け
0234774ワット発電中さん
05/01/14 01:28:37ID:DSUj7hGOコンパイラオプションの`elsif
はあるがVerilogでelsifってあったか？
0235774ワット発電中さん
05/01/14 01:30:36ID:iTXXAj1hなぁんだ、信号名が気に入らねってだけか。わかった。
completeはセットリセットの値を逆にすれば!は無くせそうだが
!RSTは取っちゃだめだろ?
0236774ワット発電中さん
05/01/14 01:31:52ID:DSUj7hGOおまえVHDLと混同してないか？
今調べたけどVerilogでelsifは予約語じゃないぞ。
0237774ワット発電中さん
05/01/14 02:39:19ID:aX7Y8NgQwire E;
reg [2:0] sr;
always @(posedge CLK or negedge RST) begin
if(!RST) sr <= 3'b000;
else sr <= {sr[1:0], enable};
end
assign E = sr[2:1] == 2'b01;
always @(posedge CLK or negedge RST) begin
if(RST) register <= 1'b0;
else if(E) register <= data;
end
(1) FFのリセットは非同期が普通
(2) enableとCLKは非同期なのでCLK同期化する必要あり
0238774ワット発電中さん
05/01/14 02:41:39ID:aX7Y8NgQ0239774ワット発電中さん
05/01/14 20:28:19ID:81hH15z4HDLを勉強中でよく下のサイトを使っています。
ここの課題１と２には解答がないので、自分の解答があっているか自信が持てません。
どなたか解答をお願いします。
http://www-isys.eei.metro-u.ac.jp/~sho/pub/sw_vhdl/node60.html
0240774ワット発電中さん
05/01/14 20:41:13ID:aeks9V98スレ違い
こっくりさんにでもきいてくるんだなｗ
0241774ワット発電中さん
05/01/14 21:00:47ID:RNhgLUWf回答も何も、2のシミュレーションが通るまで記述を修正せよってのが課題だろ。
0242774ワット発電中さん
05/01/15 13:12:14ID:qiwIiiOdキミみたいなのが将来うちの会社に紛れ込むと迷惑だから
住所氏名を教えてくれる？
0243774ワット発電中さん
05/01/15 13:42:30ID:dXXfaYjc0244774ワット発電中さん
05/01/15 14:06:23ID:CCXrd3QH0245774ワット発電中さん
05/01/15 16:46:33ID:/u3r+DO2どなたか教えてください
0246774ワット発電中さん
05/01/15 17:02:09ID:3bwiy2VL例えばSDRAMコントローラぐらいになると漏れ的には機能を満足することで頭がいっぱいに・・・
回路を念頭に置いたHDL設計を上達するためのアドバイスをよろしくお願いします。
どうもプログラム気分になってしまう。
PS
それでも論理合成ツールが賢いのでそこそこ動いてくれるのが助かってますが。
0247774ワット発電中さん
05/01/15 17:14:13ID:EzexuhFm平成11年7月27日
１１年から留年坊や？
0248774ワット発電中さん
05/01/15 17:18:16ID:SZzGD2Ar大学行ったことないのかい坊や？
0249774ワット発電中さん
05/01/15 18:42:52ID:OJjBnkU9ステートマシンなどのランダムロジックとデータパスを
分けて考えるといいんでない?
0250774ワット発電中さん
05/01/16 02:18:52ID:hxQgE3vToutは右辺値にできないがbufferなら右辺値にもできる。
ただbufferはあまり見かけない。
outと同じ信号をsignalで用意してそれを参照することが一般的だと思う。
0251774ワット発電中さん
05/01/16 23:52:33ID:5DrLSNTnどこの 世界の普通？
クロックない 石なんて今更 どこにあんの？
お前 不安定な初期状態の一般にいわれる Q、Q^
測定した事ある？
学生か
0252774ワット発電中さん
05/01/16 23:57:43ID:aO/zrW98SRDAMコントローラはインタリーブを効率よく行うためのバンクの割り当て方が難しかったり、
Act->Com->PreChgを効率よく行わないといけない。
ランダムロジックとデータパスを分けるなんていう難しさとは違うよ。
0253774ワット発電中さん
05/01/17 00:06:54ID:rzGLYOfQシステムリセットと勘違いしてるんじゃね?>>普通は非同期
0254774ワット発電中さん
05/01/17 00:08:29ID:EMb2YSmXディジタル回路設計は普通感覚や、常識や道徳で作るモノではない。
しかもenableはCLKと非同期と書いてあるのに一発しか叩いてないし、
メタ・ステーブルの発生するところにゲートでロジック組んでるし。むちゃくちゃ。
0255774ワット発電中さん
05/01/17 01:41:36ID:o490Ue7Q237じゃないけど
エッチ・ディー・ラボのデザインマニュアルも初期リセットは非同期リセットにしろって
書いてあったと記憶している。某社のLSI設計マニュアルもそうなっていたと思う。
エッチ・ディー・ラボのHPでデザインマニュアルの目次が見れるが、初期リセットは非同期
リセットという項目があるんで間違いないと思う。 ttp://www.hdlab.co.jp/
もうエッチ・ディー・ラボはマニュアルを扱っていないけど
"RTL設計スタイルガイド初版"が 半導体理工学研究センター（STARC）で入手できるもよう。
ttp://www.starc.or.jp/index-j.html
STARCのマニュアルは読んだことがないんで、同じ記述になっているかは不明。
0256774ワット発電中さん
05/01/17 01:47:07ID:TdGG//AH人間が最終的にコントロールするのは 結局アナログインタフェイスだよな
いくらディジタル もとい ディジタルが 発展すればするほど 最終的にアナログを操作しないと使えないんだよ
DA変換で一番必要なのは クロック これないと バッファ、サンプリング できないよ
だから クロックはあって ｢普通｣だろ？
他にもたくさんあるぜ。 同期 これ 必需。 これないと なにも使えない
0257774ワット発電中さん
05/01/17 01:49:41ID:TdGG//AH0258774ワット発電中さん
05/01/17 01:53:13ID:EMb2YSmX繰り返すがやつらはコンサル屋なのであり、設計屋ではない。
FFにしたって(プロセスにもよるが)非同期よりも同期式のほうが面積が小さい場合が多い。
「普通は非同期」の一点で設計するやつはなにも理解していない、コンサル屋の思うつぼ。
0259774ワット発電中さん
05/01/17 02:51:57ID:9QQ3QVB80260774ワット発電中さん
05/01/17 03:22:11ID:XRmAdDE8うーん、クロックからアナログにまで発展したので期待したのだが枝葉を省くと、
”学生にもわかるように 端的に言うと
ディジタル回路なんだから、クロックはあって ｢普通｣だろ？
他にもたくさんあるぜ。 同期 これ 必需。 これないと なにも使えない 。”
ってことよね。これで学生納得するのか？こんなのはどうだ？
"順序回路だからこそリセット要るのよ。順序回路なんだからとうぜんクロックあるでしょ。
だからいろんな問題ある非同期じゃなくて同期リセット使う。"
0261774ワット発電中さん
05/01/17 09:52:44ID:gKLRqskA同期リセットより面積が大きくなったとしてもそれは必要なコストってだけの話。
0262いつでもどこでも名無しさん
05/01/17 10:57:35ID:GFuo8TXkクロック停止状態でも初期化できるように
初期化必要なＦＦには非同期リセット使うのが普通。
同期リセットだけで非同期リセットできない回路なんて
スキャンテストの時にいい迷惑。
スタセルには非同期セット／リセット付きセルが用意されてるし、
同期リセットを使う方が余計なロジック増えますよ。
ここにはFPGA屋と学生しかいないの？ASIC屋はいないのか？
0263774ワット発電中さん
05/01/17 11:23:19ID:2OI18uw30264774ワット発電中さん
05/01/17 12:28:07ID:agQ5CCCeASIC設計だと同期リセットはリスクをちゃんと理解していないうちは使わないほうがいいよ。
エッチ・ディー・ラボからSTARCに移管されたマニュアルも
変わらず非同期推奨です。別に「コンサル屋の思うつぼ」と言われてもねぇ。
0265774ワット発電中さん
05/01/17 13:35:48ID:HrfGrsKt>エッチ・ディー・ラボからSTARCに移管されたマニュアルも
>変わらず非同期推奨です
おまえはアホか？
そんなもん何の基準にもなるかよ。いったいどういうオツムの構造してんの？
0266774ワット発電中さん
05/01/17 13:46:13ID:TdGG//AH設計しねぇで
スキャンばっかしてろ
他人の造ったもん 波形だけで 何がわかんだよ！ベン図からやり直せ
オモシロスコープ！
0267774ワット発電中さん
05/01/17 13:57:24ID:nbreKvnf逆だろ。
電源投入時の過渡状態を考えれば、同期リセットにしておくのが無難。
だよ・
0268774ワット発電中さん
05/01/17 14:11:25ID:8iwaSufXなぜそうなる?
ほんとに製品作ったこと無いな。
0269774ワット発電中さん
05/01/17 16:08:44ID:iXKmfkSo>電源投入時の過渡状態を考えれば、同期リセットにしておくのが無難。
外バスのインターフェースなんかの出力が不定でもいいんですか、へ〜。
お前のチップは、気が付いたら勝手に外メモリの中身を壊してたり
バスがぶつかってデバイス壊したり、しかもそれは個体差があって
原因解析が困難だったりしそうで、到底商品として成り立たない罠ｗ
0270774ワット発電中さん
05/01/17 17:28:15ID:/PYWwVzP俺はASICで既存のシステムへの組み込みを想定した回路設計
やってるから非同期リセットが基本，て考えてるけど．
ASIC想定してる奴も他の何か想定してる奴もこのスレッド見てるんだからさ，
それぞれの"普通"で話してたらかみ合わなくて当然じゃね？
ASICならこの記述，他の何かならその記述，それでいいだろ．
前提条件がはっきりしないままでの不毛な喧嘩はやめて
みんなで一緒にrtlでオモシロスコープ記述しようぜ．
0271774ワット発電中さん
05/01/17 20:20:35ID:o490Ue7Q確かに、別に感情的になる必要ないよな。
----------------------------------------------------------------------------------------
ある国内半導体メーカーのデザインマニュアルのリセットの項目を要約すると。
同期リセットを推奨するが、初期化リセットについては非同期リセットになるようにしてください。
理由は、、初期リセットは、通常のバスとは異なり、タイミングの問題がなく タイミングを合わせる
為のゲートが削除できます
また、同期リセットにした場合、ゲートレベルのシミュレーションにおいて、値が確定しなくなる
（Unknown状態） になることがあります。
------------------------------------------------------------------------------------------
LSIのデザインをしている人は、多分同じような記述を見たことがあるんではないかな。
結局のところ、大抵の人が最初にデザインガイドとかで読んだことがベースになっているのでは、
同期リセットを主張する人の、情報ソースや同期リセットを選んだ理由は何なんでしょうか？
もしも、同期リセットが望ましいChipがあるのなら知っておいたほうが良いですからね。
0272774ワット発電中さん
05/01/17 22:15:35ID:/XQigBzIここみると逆のように見えるな。
http://www.starc.jp/bookstore/semiguide.html
同期ロジックモジュールのテストの自動化を考えると同期がいいんだと思うけど、
チップ上のリセットどっちかに統一せいとなると非同期になるってことだろ。
0273774ワット発電中さん
05/01/17 22:22:48ID:9QQ3QVB8で、疑問ですが、
>タイミングの問題がなく タイミングを合わせる為のゲートが削除できます
非同期リセットで、タイミングの問題が楽になるのは分かる。
「タイミングを合わせる為のゲート」は減るのかも知れないが、 トータルでは
やっぱ増えるのかな？ 規模によるのかも知れないけど。
>ゲートレベルのシミュレーションにおいて、値が確定しなくなる
これは某合成ツールを使用する前提でのRTL記述のミスでは？
某合成ツールを使ってるなら、sync関係の属性を正しく指定すればシミュレーションでも
問題は起きないと認識していますが。
0274774ワット発電中さん
05/01/17 22:30:30ID:CjrT1Uq5規模の小さなコントローラーチップなら同期リセットでもいいんでない？
漏れの設計分野はミリオンゲート越えるマイコンで、リセットラインに
ＳＴＡなんてやってられないし、複数のクロックドメインがあるし、
省電力対策でアクセスしないＦＦのクロックは止めるし、
ＤＣ動作は要求されるし、非同期リセットが常識の世界だけどね。
0275774ワット発電中さん
05/01/17 23:12:10ID:o490Ue7Q270 で記述しましたがメーカーのデザインガイドの記述内容なので、自分が回答するわけにも
いかないので、逆に疑問点を質問
>トータルでやっぱ増えるのかな？
これはどういうことなんでしょうか？ 初期化リセットを非同期にしたときに、
追加される回路とは何なのでしょうか？
>某合成ツール...RTL記述のミスでは、
そうなのかもしれませんが、人間はミスをする動物ですし、同期リセットにしたら
問題が起きるから某ツールは使うなとメーカーは言えないのでは？
>某合成ツールを使っているのなら...問題はおきない
同様にLSIメーカーがツールを指定するわけにはいかないのでは？もちろん推奨は可能で
しょうが。
非同期リセットでは問題とならないという前提ですが、
特定の条件でしか起きないとか、特定のツールを使えば避けられるというよりは、
メーカーのデザインマニュアルでは、必ず問題にならない方法を推奨するほうが、
良いと私には思えますが。
0276774ワット発電中さん
05/01/18 00:44:22ID:L95IXUvY>これはどういうことなんでしょうか？ 初期化リセットを非同期にしたときに、
>追加される回路とは何なのでしょうか？
クロック・ツリー・シンセシスならぬリセット・ツリー・シンセシス
トランジション・エラーにならない程度にバッファを追加する。
0277774ワット発電中さん
05/01/18 01:01:24ID:z1NjAUwj>>トータルでやっぱ増えるのかな？
>これはどういうことなんでしょうか？ 初期化リセットを非同期にしたときに、
>追加される回路とは何なのでしょうか？
(FF+AND)と（非同期リセット付きFF）とを比べると割のオーダで違うはずですよ。
トータルでという意味はセル単位で見れば同期リセットのほうが安いですが、
タイミングの合わせこみに要する諸々の面積をトータルで考えると非同期のほうが
安かったりするのかなと。もちろん、非同期でもタイミング調整に必要な面積は、276
さんの言うとおりただではないのですが、それでも非同期のほうが安いのかなと。
>非同期リセットでは問題とならないという前提
昔は非同期リセットこそ属性指定しないと大変な目にあったのですが、いまは
事情が異なるようです。
0278774ワット発電中さん
05/01/18 01:11:27ID:LMCYgrEj0279774ワット発電中さん
05/01/18 01:24:34ID:z1NjAUwj期にしてるというのが正しいです。
・属性に関しては過去の経験からどの道つけなければ落ち着かない。
（今は事情が異なるとしても）
・リセット時の状態に関しては、外部リセットを直接全ＦＦの非同期リセットにはとても使
いたくない（いったんフィルタを通したい）。これも古い考えかもしれませんが静電気で
苦労したくないので。リセット時の対策は別の手法で行っています。
そうした状況で、どちらかというと同期を選択していたというわけです。
ところが、近年はリセットのファンアウトに伴うバッファ段数増加によるタイミング調整に非常
に苦労しています。面積さえ許せば同期に変更する口実が得られるので喜んで変更します。
ていうかそろそろ限界なんで同期にさせてくれと上司にお願いしてるけど、「安いの？」と聞か
れて「すいませんでした」と答えている。
0280774ワット発電中さん
05/01/18 06:50:01ID:hQ/RPEWp>リセット時の状態に関しては、外部リセットを直接全ＦＦの非同期リセットには
>とても使いたくない（いったんフィルタを通したい）。
ピンから直接FFの非同期リセットにつなぐことはまずやらないのでは？
何かしらの対策回路を施すのが普通だと思っていましたが。
>面積さえ許せば同期に変更する口実が得られるので喜んで変更します。
非同期に変更する、ですよね。
使用しているセルライブラリに非同期リセットつきFFがあれば
どれほど面積が増大するか比較検討しても良いかもです。
直感ですが、非同期化に伴う面積増加を許さないほどマージンの無いマスタを
使っているならレイアウトの収束がかなり厳しそうに思えるのですけどいかがでしょう。
0281774ワット発電中さん
05/01/18 07:24:57ID:ET+W0Gqh>静電気で苦労したくないので...同期を選択して
初期リセット時の静電気による誤動作に、同期リセットが効果があるってのはどうやって検証したんでしょう？
また、効果ありと考える技術的根拠はなんなんでしょうか？
そもそも、初期リセット時の誤動作を静電気によるものと、どうやって分かったんでしょうか？
自分ははじめて、そういう問題を聞きましたが、これって常識？ 最近のメーカーのデザインマニュアルでは
リセット時の静電気による誤動作について警告してあるんでしょうか？
静電気対策ってのは、入力段にアナログ的な回路で対応するものとばかり思っていました。
>>近年はリセットのファンアウトに伴うバッファ段数増加によるタイミング調整
ゲート数が大きくなると、リセットのスキューも問題になるということでしょうか？回路設計だけでなく、
レイアウトもされているということなんでしょうか。大規模な回路を設計からレイアウトまでされているのですか？
かなりの大企業にお勤めなんでしょうか？小さいところじゃ、静電気による誤動作の検証も難しい気がしますね。
0282774ワット発電中さん
05/01/18 09:40:53ID:OFHhRCen静電気による 誤作動って 静電気が通電したの？
それとも 静電気による 誘導電流かなんか？
聞いた事 ないっちゅ
オモシロスコープびーむ
0283774ワット発電中さん
05/01/18 10:05:25ID:M2kbOGS/同期にするか非同期リセットにするかはいつも迷うところで、
いつも適当に決めてきたけど、
どちらが正しいかは実際現場でも確定してないんですねぇ。
0284774ワット発電中さん
05/01/18 10:26:18ID:LxZgqJ7yリセットは初期化(電源投入時)でしか使わないって設計もあるだろうし、
動作中にちょくちょくリセットかける & 1クロックでリセットされないと困る
& リセット信号は当然クロックに同期してる なんて設計もあるだろう。
前者と後者のリセット信号を同じ用語でひとくくりにするのが無茶なのかもな
0285774ワット発電中さん
05/01/18 10:34:07ID:OFHhRCenただ 俺らは人間だから あの黒い石に負けちゃあいかん！
俺はフリップ フロップを ファイナル ファンタジーにする！
0286774ワット発電中さん
05/01/18 19:24:15ID:5kOLHXfl0287774ワット発電中さん
05/01/18 19:45:50ID:LxZgqJ7yhttp://www.amazon.co.jp/exec/obidos/ASIN/4150109699/
0288279
05/01/18 20:06:38ID:z1NjAUwj>>282
> ・リセット時の状態に関しては、外部リセットを直接全ＦＦの非同期リセットにはとても使
> いたくない（いったんフィルタを通したい）。これも古い考えかもしれませんが静電気で
> 苦労したくないので。リセット時の対策は別の手法で行っています。
に対してコメントが付いているようですが。
私の記事の前に非同期リセットのメリットとして >>269 のことが話題になっていました。
この話題に関してはこう解釈しました。
まず「電源投入時の過渡状態」に関しては 石に電源が供給されてから、発振が始まるまで
の区間と解釈しました。
次に「電源投入時の過渡状態のことを考慮すると非同期リセットが無難」というところから、269
さんはフィルタを通さない外部リセットを直接ＦＦの非同期リセットに接続しているのかなと解釈
しました。フィルタが入っていれば発振始まるまでリセットの状態は決まらないからです。
そこで、私は静電気防止のために外部リセットにフィルタを使用するたちなので、非同期リセ
ットだろうが同期リセットだろうが発振が始まるまではＦＦの出力は決まらない。よって私にとっ
ては「電源投入時の過渡状態対策のために非同期リセットを使用する」という項目は当てはま
らない。リセット時の対策は別の手法で行っている。
と、そういうことが言いたかった訳です。
0290774ワット発電中さん
05/01/18 21:17:21ID:LxZgqJ7y静電気防止のためのフィルタっていったいなんだ?
> フィルタが入っていれば発振始まるまでリセットの状態は決まらないからです。
ってことからむりやり推測すると、もしかしてそれは
メタステーブル防止のために挿入する2段FFのことなのか?
意味不明な謎用語使わないでくれよ
静電気防止のためのフィルタって聞いたら↓みたいなのしか思い浮かばんよ
http://www.t-tic.co.jp/company/jigyou/cs/28.html
0291774ワット発電中さん
05/01/18 22:11:33ID:z1NjAUwj電波関係の仕事を行っているので、特に気にせず一般的な言葉かと思っ
て使用しておりました。
申し訳ありません。
0292774ワット発電中さん
05/01/18 22:13:13ID:NAcvKMtO何の為にこういうICが有るのかと小一時間..............
http://www.jpo.go.jp/shiryou/s_sonota/hyoujun_gijutsu/syasai/b038.htm
0293290
05/01/18 22:21:58ID:LxZgqJ7yまったくもって正しい。
でも、それと静電気防止がまったくつながらないので???????なのですよ。
>>291さんが言っているフィルタとは具体的にどういうものなのですか?
チップ外部I/Opin直近に配置したEMIFIL(LとRでつくったフィルタ素子)?
それともチップ内部に作ったCRフィルタ回路のことですか?
どちらにしても
「フィルタが入っていれば発振始まるまでリセットの状態は決まらない」
って現象が発生するとは思えないのです。???????
少なくとも「メタステーブル防止のために挿入されるFF」のことでは
ないのですよね?
0294774ワット発電中さん
05/01/18 22:52:59ID:OFHhRCen0295俺様 ◆f0ugTrYQRI
05/01/18 22:54:06ID:rG/9MYbY0296774ワット発電中さん
05/01/19 07:18:07ID:YHePCqqV0297774ワット発電中さん
05/01/19 19:42:51ID:pDc79rMV浮かばない電気設計者は貴重ですよ。
0298774ワット発電中さん
05/01/19 20:25:19ID:UoIngTepなるほど。
これで手打ちってことでいい？
静電気の人の扱い。
0299774ワット発電中さん
05/01/19 20:25:29ID:YHePCqqVそもそも「静電気防止でリセットにフィルタを通す」が意味不明だしなぁ…
むしろ、静電気防止でフィルタを通すってたわごとをいう自称プロの方が貴重。
静電気によるラッチアップ防止は保護ダイオードでやるものだろ?
ロジック設計者がケアすることではない。
>>279はどこでどう間違って思い込んだかわからないが、
おそらくは、メタステーブル対策のために挿入するFFのことを
「静電気防止のフィルタ」と、てんで見当違いな呼び方をしてるんだろ?
そのため、まともな技術者とは話が噛みあわないってだけの話だ。
>>279は本質的なメカニズムが理解できていないから
わざわざ非同期リセット信号にまで「静電気で苦労したくないために」
「フィルタ」と呼ぶフリップフロップをかましたりするんだろう。
0300774ワット発電中さん
05/01/19 20:27:44ID:pDc79rMVだめだこれは・・・
君には負けた。
0301774ワット発電中さん
05/01/19 20:36:55ID:pDc79rMV>>298
>>299
この辺りの人はＡＳＩＣを組み込んだ製品を売る方とは考えにくい。
メタステーブルやラッチアップといった単語をしているところや、静電気と聞いて
ラッチアップしか浮かばないところからＩＣがらみの仕事の方、ＡＳＩＣを作るまでが
仕事の人と想像します。
発振が始まるまで動作しないフィルタと聞いてLCRフィルタしか思い浮かばない
論理回路設計者もかなり貴重ですよ。
デジタルフィルタの最も基本的な回路と、その用法を説明する気力のある人に後
を託します。
0302774ワット発電中さん
05/01/19 20:43:59ID:ni5UVOleそもそも"デジタル"なんて書いてること自体、随分イー加減な仕事をしていることの証明なんだが。
0303299
05/01/19 20:57:32ID:YHePCqqVアートワークは外注だけどね。
LCRフィルタはシステムクロックとは関係なく動作するよね。だから
「フィルタが入っていれば発振始まるまでリセットの状態は決まらない」
とは矛盾するねって流れだと思ってたんだけど、読み間違えたかな?
というか、リセット信号にデジタルフィルタをかますんですか? 初耳だ!
何のために?
と、ここまで書いて気づいた。
フリップフロップ1個＝デジタルフィルタ と強弁したいだけ?
そりゃ無理!
0304774ワット発電中さん
05/01/19 21:11:32ID:caoITF4VメタステーブルとるＦＦはシンクロナイザ(同期化回路)と呼んでいる。
デジタルフィルタと言うとＦＩＲ/ＩＩＲしか思い浮かばないんですが・・・ヘタレですか？そうですか。
どんな回路がデジフィルなんだろう？
0305774ワット発電中さん
05/01/19 21:13:18ID:7gwwJK0q>特定の周波数成分を除去したり抽出する回路の意味で使っております。
これを書いたのはあなたではないの。これだと、ローパスフィルタでも入れている
んじゃないかと思うのが普通じゃない。
>>発振が始まるまで動作しないフィルタと聞いてLCRフィルタしか思い浮かばない...
もしかしてこれは、発振が安定するのを待ってからクロックを供給するってこと？
そうだとしたら、フィルタって言葉じゃ意図は伝わらないでしょう。
0306774ワット発電中さん
05/01/19 21:30:09ID:7gwwJK0q失礼、リセット信号に対するフィルタってありましたね。だったら違うのかな。
しかしなー。いくらデジタルフィルタかましたって、リセットの場合、幅くらいしか
変わんないと思うんだけどなー。そもそもデジタルフィルタが静電気に対して
効果があるのか？情報ソースは何なんだ。何かの本に、そうしろって書いてあるのかなー？
新理論のてんこ盛りでさっぱり分からん。
0307774ワット発電中さん
05/01/20 02:29:47ID:Pi4Q19ja非同期リセット使って回路の初期状態与えてるんですけど、
問題あるんですかね？
0308774ワット発電中さん
05/01/20 05:38:49ID:MBBKmyimいいんでないの。初期化リセットを非同期リセットで行うのは、 半導体メーカーの
デザインマニュアルでも推奨されてたし、STARCのデザインガイドでも推奨されている。
今までの発言でも、同期リセットを主張している人は持論を展開するだけで根拠を
示していない。STARCはコンサルタントで信じるのはアホという発言もあったが、
いち開発デザイナーに検証できるとは考えられないし、裏づけデータなど持っているはずもない。
絶対に開発メーカーが正しいとは言わないが、その推奨に従うのはエンジニアの基本でしょう。
コンサル会社と半導体メーカーが、そのマニュアルに記述していることと、匿名の
掲示板の書き込みと、どちらを信じるのがアホだとあなたが考えるかでしょう。
ちなみにSTARCのデザインマニュアルは通販で入手できるみたい。値段は5000円くらいだったかな。
このとおりにデザインしているエンジニアは、あまりいないとは思うが、まじめに
勉強する気なら入手する価値はあると思う。アホというレスがあるかもしれんがね。
0309774ワット発電中さん
05/01/20 07:29:37ID:3jBnxwqh同期、非同期は特に問題にならないだろうね、リセットに限っては。
当然タイミングを100%管理出来るならリセットに限定する必要もないのだが普通は
面倒だから全部同期設計にしてるわけだが。
0310774ワット発電中さん
05/01/20 13:36:27ID:6Z9fWGdp開始するし、ロード終了して所定の機能動作を開始する頃には、クロック信号も
安定しているだろう。
つまり、電源投入時の過渡状態を考える必要がないので、リセットを
非同期にする必要はない。同期でも非同期でもどっちでもいいと思う。
0311774ワット発電中さん
05/01/20 13:48:42ID:R4YWoSUp> 所定の機能動作を開始する頃には、クロック信号も安定しているだろう。
だろう。
だろう。
だろう。
0312774ワット発電中さん
05/01/20 14:05:46ID:wluTU7nm0313774ワット発電中さん
05/01/20 14:40:26ID:6Z9fWGdphttp://www.semicon.toshiba.co.jp/prd/diode/doc/pdf/bej0036a.pdf
だろう
だろう
だろう
0314774ワット発電中さん
05/01/20 23:27:50ID:IWq3Sij1>掲示板の書き込みと、どちらを信じるのがアホだとあなたが考えるかでしょう
ディジタル回路設計は信じる、信じないの宗教じゃねーんだよ。アフォ。
0315774ワット発電中さん
05/01/20 23:45:00ID:IdSlLT1Y0316774ワット発電中さん
05/01/20 23:47:34ID:MBBKmyimだったら証拠を見せて欲しいもんだね。アフォって言うだけなら誰でもできる。
コンサル会社が信用できないのなら証拠は何？ LSIの中で起こっていることのすべてが
デザイナーに分かるとでも言うのか？宗教じゃないよ根拠、証拠を見せなさい。
はっきりしたことは分からないから、推奨にしたがうのは賢い選択であって宗教ではない。
あんたは、いちいち設計のたびに全てのことを検証しているのか、それともLSIの中の
信号の動きが見えるのか？
匿名の書き込に従わない、あるいは信じないのは、宗教ではなくて常識って言うんですよ。
0317774ワット発電中さん
05/01/20 23:54:08ID:AlPFR7Naあのデザインガイドのどの辺がダメなのか興味があります。教えてください。
0318774ワット発電中さん
05/01/20 23:59:11ID:jz84A307取れるだろう？
>LSIの中で起こっていることのすべてが デザイナーに分かるとでも言うのか？
俺の場合がシリコンが囁くね。ここは同期にしてくれって。
石の心がわかる。石伝心ってね。
0319774ワット発電中さん
05/01/21 00:06:47ID:VsFeq5OK0320774ワット発電中さん
05/01/21 00:12:47ID:r4fk+WsI0321774ワット発電中さん
05/01/21 00:13:09ID:j/PPnuhm長いものに巻かれようとしているだけに見えるんだが。
何か違うか？
0322774ワット発電中さん
05/01/21 00:20:46ID:DAGl0QQi0323774ワット発電中さん
05/01/21 00:25:30ID:j/PPnuhm0324774ワット発電中さん
05/01/21 02:20:40ID:R+fn+0iKくなってるみたいだね。
0325774ワット発電中さん
05/01/21 07:46:18ID:r4fk+WsIロジック設計は電気工学と関係ないもん
意図通り動かないときは、静電気が原因ってことにすればいいし
0326774ワット発電中さん
05/01/21 11:33:24ID:H2APxnAC静電気厨しか具体的なレスないけどｗ
同期設計だからリセットも同期リセットを使う、って程度の理由？
0327774ワット発電中さん
05/01/21 12:39:51ID:r4fk+WsI直接メカニカルスイッチにつながってたりして、リセット信号が
システムクロックとまったく同期していないという環境では、
非同期リセット使った回路だと、うまくリセット処理できないことがあるよ。
キモはリセット信号がデアサートするタイミング。
システムクロックを基準に見て、リセット信号がデアサートするタイミングが
セットタイム/ホールドタイム違反すると誤動作する場合がある。
あるいは、同じIC内のFFにおいて、リセット状態から通常動作状態に復帰する
タイミングが各FFによって1クロックずれたりする。
(完全同期回路ならすべてのFFが同じクロックで復帰しないとまずいよね)
つまり、リセット信号のデアサートするタイミングは
システムクロックと同期してないと非同期リセットを使えないんだよね。
このような場合なら、リセット信号をメタステーブル対策して
各FFの同期リセットにつっこむのもアリかもなと思うよ。
まぁ、いまどきのリセット信号は専用ICが生成していて、デアサートタイミングが
ちゃんとシステムクロックと同期しているから、安心して非同期リセットが
使えるんだけどね。
0328774ワット発電中さん
05/01/21 21:36:05ID:m216fNPLじゃ、あんたの賢い頭でどうやって同期が問題ないとどう考えたの？考えれば分かることか？
初期リセットのような、不確定状態を経たときの挙動なんて、考えた通りになると断言できるかい？
あんたは、今まで自分の考えてきたことが、全て正しかったっていうのかい？
少なくとも自分は実際の挙動を観測しないと断言できないと思っているだけ。だけど、LSI内部の信号なんて
みれないし、そんなこと確かめているより、すなおに推奨に従うほうが賢いっていうのが自分の考え方。
考えないといけない事は、他にたくさんあるからね。
0329774ワット発電中さん
05/01/21 21:52:32ID:ucA4PzwA嘘コケ！
何も考えてないくせに。
0330774ワット発電中さん
05/01/21 22:30:39ID:m216fNPLつまんないレスだな。 少しは 賢さの片鱗とやらを見せてもらえないですかね？
なんだが、語彙も貧弱のようで、あなたの頭のよさが伝わってこないんですけど。
0331774ワット発電中さん
05/01/21 22:45:23ID:xw1OU9SD寛容になってあげたら？
0332774ワット発電中さん
05/01/21 23:02:47ID:j/PPnuhm>みれないし、そんなこと確かめているより、すなおに推奨に従うほうが賢いっていうのが
その理屈だと、人間の目で見れないものはなにひとつ確証無く作ることになるのか。
おまえ、技術者？
■ このスレッドは過去ログ倉庫に格納されています