トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0164
超初心者
04/12/24 08:53:19
ID:5Um8eo73
あ間違えた。ar(１)じゃなくてdata(1)です
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています