トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0011
774ワット発電中さん
04/09/05 16:02
ID:vdefAcEs
configROM内蔵のFPGAっていいなぁ・・・とか思っていたら、
ALTERAが出しちゃった。新しいCPLDだって言い張ってるけど。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています