あの〜実際のところ、Web PackのVHDL記述した回路→実際の回路への変換
性能はどうなんでしょうか？
case文で記述すると、本来なら数個のロジックで出来た筈の回路が巨大に
なってしまいます。これは論理圧縮の性能が悪いで結論付けられるので
しょうか？